1 电介质材料

1、Small：具有超高储能性能的成分和结构优化BiFeO3-SrTiO3无铅陶瓷

介质陶瓷电容器由于其快速的充放电速度和高功率密度在先进脉冲功率器件和现代电子系统等应用领域受到越来越多的关注。然而，实际应用中如何获得高储能性能无铅陶瓷是一个挑战。

最近，同济大学和澳大利亚伍伦贡大学的研究人员提出一种成分和结构改进策略以克服当前的挑战。他们成功制备了BiFeO3-SrTiO3系无铅陶瓷，并通过成分优化实现了低滞后和高极化。结果表明，两步烧结法显著影响了晶粒尺寸的减小和击穿强度（EBDS）的提高，获得了高达750 kV cm-1的EDBS值、40 µC cm-2的最大极化值和可忽略的剩余极化值（<2 µC cm−2），从而实现了8.4 J cm-3的超高能量密度和约90%的效率。能量密度和效率在1-100 Hz的频率范围内和直到120℃的温度范围内均表现出优异的稳定性，功率密度高达280 MW cm−3，这使得该BiFeO3-SrTiO3陶瓷体系在大功率储能应用中具有潜在应用前景。相关研究工作以“Composition and Structure Optimized BiFeO3-SrTiO3 Lead-Free Ceramics with Ultrahigh Energy Storage Performance”发表于Small上。

图1. 陶瓷的电场分布、电势分布与电树枝演化

论文链接：

https://doi.org/10.1002/smll.202106515

2、NPG Asia Materials：通过乒乓式电子面积散射和界面工程获得高能量密度BaTiO3@TiO2纳米片/聚合物复合材料

介电材料由于其高稳定性和快速充放电在大功率电容器中显示出巨大的应用潜力，但如何提高能量密度是该领域的一项长期挑战。

最近，江苏科技大学和美国佐治亚理工学院的研究人员提出了一种利用壳核填料的界面和2D填料的电子散射来提高能量密度的策略，即采用钛酸钡纳米颗粒@TiO2纳米片（BT@TO ns）纳米杂化物作为填料制备得到聚偏二氟乙烯（PVDF）复合材料。当填料含量为4 wt%时，这种复合材料表现出561.2 MVm−1的最大击穿强度（Eb），比PVDF的407.6 MVm−1显著增强 ；其在1 kHz下的介电常数为12.6，比PVDF增加23%。在550 MVm−1下，获得了21.3 J cm-3的超高能量密度和61%的效率。这种增强效应源自基于缓冲层的界面工程和2D杂化引起的增强电子面积散射，这一效应类似于乒乓球拍对电场诱导的电荷迁移的散射。这种策略可获得用于储能器件的高性能聚合物复合材料。该研究工作以“High energy density of BaTiO3@TiO2 nanosheet/polymer composites via ping-pong-like electron area scattering and interface engineering”发表于NPG Asia Materials上。

图2. PVDF/BT@TO ns复合材料机理示意图

论文链接：

https://www.nature.com/articles/s41427-022-00356-w

2 热管理材料

1、Materials & Design：木质素磺酸盐促进h-BN在纤维素基复合材料中的分散以实现可调有效热管理

六角氮化硼（h-BN）是一种优良的导热和电绝缘材料。然而，由于水分散性差，h-BN在热界面材料中的传热路径形成受到限制。

近期，南京林业大学的研究人员提出利用水溶性木质素磺酸盐（lignosulfonate，LS）用于促进h-BN的分散，LS的酚羟基和三维结构可使其在超声波处理下与h-BN形成氢键或空间位阻。与纤维素纳米纤维（cellulose nanofiber，CNF）混合后，通过冷冻干燥在LS-BN/CNF气凝胶中成功构建三维导热路径。结果表明，当h-BN/CNF比为3:1（w/w）时，LS含量为0.2 wt%的LS-BN/CNF/PVA复合材料的跨平面热导率超过1.22 W/mK，是PVA薄膜（0.20 W/mK）的6.1倍。这种复合材料的初始分解温度为205℃，拉伸强度为38.5 MPa，表现出作为热界面和封装材料应有的热稳定性和机械性能。该研究为h-BN的分散提供了一条有效途径，也为开发高性能热界面材料铺平了道路。这一研究成果以“Promoting h-BN dispersion in cellulose-based composite by lignosulfonate for regulatable effectual thermal management”发表于Materials & Design上。

图3. 木质素磺酸盐促进h-BN在纤维素基复合材料中的分散以实现可调有效热管理

论文链接：

https://doi.org/10.1016/j.matdes.2021.110379

3 热电材料

1、Nature Communications：具有宽连续成分和p型到n型可调热电性能的类半Heusler化合物

半Heusler和全Heusler化合物被认为是具有自然成分间隙的独立相。

最近，南方科技大学和上海大学的研究人员报道了一种具有宽均匀性范围和p型到n型可调热电性能的TiRu1+xSb（x=0.15-1.0）固溶体材料，它弥合了半Heusler相和全Heusler相之间的成分间隙。在高Ru端，在TiRu1.8Sb体系中观察到奇怪的类玻璃热输运行为——340 K下异常低的晶格热导率（~1.65 W m−1K−1），这是半Heusler相报道的最低值。在0.15

图4.  TiRu1+xSb样品的电输运性能

论文链接：

https://www.nature.com/articles/s41467-021-27795-3

2、J. Am.  Chem.  Soc.：二维Bi2Si2Te6半导体的热电性能

Bi2Si2Te6是一种具有直接带隙的二维半导体化合物，其光学带隙为0.25 eV，是一种很有前途的热电材料。

最近，美国西北大学、华中科技大学和南洋理工大学的研究人员报道了一种单相Bi2Si2Te6材料，通过可扩展的球磨和退火工艺制备，基于放电等离子烧结（spark plasmas intering）可获得高度致密的多晶样品。这种材料表现出p型半导体输运行为，并具有较低的本征晶格热导率（573 K下为0.48 W m-1 K-1，跨平面）。第一性原理密度泛函理论计算表明，这种低晶格热导率来源于声学声子和低能光学声子之间的相互作用、Bi的局部振动、低德拜温度和独特的二维晶体结构与介价键（metavalent bonding）导致的强烈非谐性。Bi2Si2Te6在623 K下的最佳热电优值为ZT=0.51，可通过用Pb替代Bi进一步增强。由于载流子浓度的增加，Pb掺杂导致功率因数S2σ从Bi2Si2Te6的3.9μW cm–1 K–2大幅增加至Bi1.98Pb0.02Si2Te6的8.0μW cm–1 K–2（773 K）。此外，由于增强的点缺陷（PbBi’）散射，Pb掺杂导致晶格热导率进一步降低，623 K下降低至0.38 W m-1 K-1。在同时优化功率因数和晶格热导率的情况下，这种材料的峰值ZT值在723 K时达到0.90，400-773 K温度范围内的平均ZT值为0.66。相关研究工作以“Thermoelectric Performance of the 2D Bi2Si2Te6  Semiconductor”发表于J. Am. Chem. Soc.上。

图5. 二维Bi2Si2Te6半导体的热电性能

论文链接：

https://doi.org/10.1021/jacs.1c12507

4 电磁屏蔽材料

1、ACS Appl.  Mater.  Interfaces：用于高性能EMI屏蔽的基于金属-有机分解的聚合物泡沫金属化骨架

航空航天、通信和大功率电子设备领域，特别是板级封装领域，对具有轻质、柔性和高性能电磁干扰（EMI）屏蔽的高导电聚合物泡沫材料提出需求。然而，传统的化学镀、电镀等制备导电聚合物泡沫材料的工艺污染严重，制备工艺复杂，成本高，因此迫切需要开发一种简便易行的制备高导电聚合物泡沫的方法。

近日，深圳先进电子材料国际创新研究院的研究人员报道了一种轻质柔性的银包覆三聚氰胺泡沫(Ag@ME)，可于低温（200℃）下在聚乙烯亚胺改性的ME骨架上通过金属-有机分解（metal-organic decomposition，MOD）原位烧结得到。这种具有连续三维导电网络的Ag@ME材料在2.03 vol%的体积含量下表现出良好的可压缩性，158.4 S/m的优异导电性，以及覆盖X、Ku、K和Ka波段（8.2-40 GHz）的宽频EMI屏蔽效能（63 dB）。研究人员对电磁波的衰减机理进行了电磁模拟和实验分析，并展示了这种材料在板级封装中出色的近场屏蔽性能。这种低成本、无污染的高导电聚合物泡沫制备策略有望推动Ag@ME在电磁屏蔽领域的实际应用。相关研究成果以“Metallized Skeleton of Polymer Foam Based on Metal–Organic Decomposition for High-Performance EMI Shielding”发表于ACS Appl. Mater. Interfaces上。电子材料院芯片级封装材料研究中心执行主任朱朋莉研究员和电磁屏蔽材料研究中心万艳君副研究员为该论文的共同通讯作者。

图6. 用于高性能EMI屏蔽的基于金属-有机分解的聚合物泡沫金属化骨架

论文链接：

https://doi.org/10.1021/acsami.1c21836

2、J. Electron.  Packag.：用于功率电子电磁干扰屏蔽的多功能磁性纳米复合密封材料

随着宽禁带功率电子中功率密度和开关频率的急剧增加，EMI对功率转换效率和可靠性的影响越来越大，这就对电磁屏蔽技术提出需求。

近日，美国阿肯色大学的研究人员及其合作者开发了一种纳米复合密封材料，通过将磁性氧化铁纳米颗粒直接加入硅树脂基体中来实现电磁屏蔽。研究表明，向硅树脂中添加少量颗粒导致EMI强度下降1.7 dBµV；然而，氧化铁的加入使硅树脂基体的介电击穿强度降低了83%，这意味着若想直接应用该技术有必要进一步努力优化其介电性能。该研究证明磁性纳米复合材料可能是解决功率器件电磁干扰屏蔽问题的一种潜在途径。研究论文以“Multifunctional Magnetic Nanocomposite Encapsulant for Electromagnetic Interference Shielding in Power Electronics”发表于J. Electron. Packag.上。

图7.如何在避免介电失效风险的情况下应用这种纳米复合材料的一个示例

论文链接：

https://doi.org/10.1115/1.4053642

5 电子封装材料

1、J. Electron.  Packag. ：环氧基纳米银浆在不同无压烧结工艺下的接头分析及可靠性测试

近年来，低加工温度和高工作温度的应用需求催生了用于功率电子封装的烧结银膏。无压烧结技术降低了压力对芯片造成的应力损伤，提高了可靠性，因而在制造中得到广泛应用。目前，大多数现有的研究都集中在醇基烧结银浆上，而树脂已被证明可以改善焊点的粘接性能。因此，环氧基银浆的性能和烧结机理有待进一步研究。

最近，复旦大学的研究人员及其合作者以环氧基银浆为研究对象，采用多因素研究的方法，揭示了其强度与不同影响因素之间的关系。通过分析商品化环氧基银浆样品的特性，包括银含量、银粒径、有机浆料组成、样品粘度和热导率，在不同的无压烧结温度、保温时间、基板表面和芯片尺寸下对样品进行剪切试验和微观结构分析，详细讨论了全因子分析结果的相关性。研究发现，影响因素从强到弱依次为：烧结温度、基板表面、芯片尺寸和保温时间。最后，研究人员进行了热循环试验以开展可靠性分析，发现环氧树脂残留物是导致剪切强度呈指数下降的可能原因之一。该研究工作以“Joint Analysis and Reliability Test of Epoxy-Based Nano Silver Paste Under Different Pressure-Less Sintering Processes”发表于J. Electron. Packag.上。

图8. 热循环测试结果

论文链接：

https://doi.org/10.1115/1.4053432

2、IEEE Trans.  Comp.  Packag.  Man.  Tech.：2.5D和FOCoS Chip-First、Chip-Last封装的热性能和力学性能表征

异质集成技术使多个单独制造的组件集成到一个更高级别的组件中成为可能。目前，已衍生出各种类型的先进异质封装形式，包括2.5D IC、FOCoS （Fan-Out Chip on Substrate） chip first和FOCoS chip last。

最近，台湾虎尾科技大学和日月光半导体的研究人员构建了一种非线性模拟技术，可用于模拟上述三种封装的翘曲、极低k（ELK）互连应力、再分布层（RDL）微应力和板级焊点可靠性。通过将FOCoS Chip-Last封装的平面内尺寸变化数值结果与30~260℃温度范围内的实验结果进行对比，验证了仿真模型的有效性，并基于该模型分析对比了三种封装形式的热性能。最后，通过包含方差分析（ANOVA）的25因子设计来检验FOCoS Chip-Last封装的主要结构设计参数对其典型热负荷条件下热机械可靠性的影响。结果表明，较薄的聚酰亚胺（PI）层有利于通过最小化PI层和RDL之间的CTE失配提高封装可靠性。相关研究工作以“Thermal and Mechanical Characterization of 2.5D and Fan-Out Chip on Substrate Chip-First and Chip-Last Packages”发表于IEEE Trans. Comp. Packag. Man. Tech.上。

图9. FOCoS Chip-Last封装在30℃（左）和260℃（右）下的翘曲轮廓分布图，

（a）为模拟结果，（b）为aMA测量结果

论文链接：

DOI: 10.1109/TCPMT.2022.3145377

3、IEEE Trans.  Comp.  Packag.  Man.  Tech.：先进封装的最新进展和趋势

近日，中国台湾欣兴电子股份有限公司John H Lau发表综述文章，介绍了先进封装的最新进展和趋势。

在该综述论文中，作者首先定义了先进封装，并根据互连密度和电气性能对各种先进封装形式进行了排序与分类，即2D、2.1D、2.3D、2.5D和3D IC集成，并对其分别进行了介绍和讨论。文章还讨论了小芯片设计和异质集成封装，它们为片上系统SoC（尤其是先进节点）提供了可行的替代方案。文章要点内容包括：（1）用于先进封装的不同基板类型，如尺寸、引脚数、金属线宽度和间距。（2）小芯片之间的横向通信，例如嵌入有机增层封装基板中的硅桥和扇出型环氧塑封料。（3）扇入型封装，如六面成型晶圆级芯片尺寸封装（WLCSP）等扇入式封装及其与普通WLCSP的比较。（4）扇出型封装，例如die face-up和die face-down的Chip-First封装以及Chip-Last封装，并介绍了两者的区别。（6）面向高频高速应用的低损耗电介质材料及其在先进封装中的应用。（7）文章对批量回流焊、热压键合和无凸点混合键合等倒装芯片组装工艺也首次进行了简要介绍。该综述文章以“Recent Advances and Trends in Advanced Packaging”为题发表于IEEE Trans. Comp. Packag. Man.Tech.上。

图10. 不同小芯片（chiplet）异质集成基板的路线图

论文链接：

DOI: 10.1109/TCPMT.2022.3144461

图文 | 战略研究办

编辑 | 宣传办